如题，为什么数字设计大家都用 DC＋VCS，而不用NC＋RTL COMPILER／GENUS ?
DC 是行业标准VCS 比较贵，不过有公司不差钱cadence 的仿真工具也有很多人用
仿真工具的话，NCverilog和VCS都常用，前后端流程工具基本上synopsys更常用，DC，TMAX，PT，ICC，formality等
对RC142做过Benchmark，效果不堪入目，遂放弃。
如题，为什么数字设计大家都用 DC＋VCS，而不用NC＋RTL COMPILER／GENUS ?
DC 是行业标准VCS 比较贵，不过有公司不差钱cadence 的仿真工具也有很多人用
仿真工具的话，NCverilog和VCS都常用，前后端流程工具基本上synopsys更常用，DC，TMAX，PT，ICC，formality等
对RC142做过Benchmark，效果不堪入目，遂放弃。